По сообщениям, японская Rapidus продвигает свой 2-нм техпроцессDow впервые раскрыла логическую плотность узла, которая, как говорят, сопоставима с N2 TSMC.По имеющимся данным, логическая плотность узла процесса 2HP компании Rapidus достигла 237,31 миллиона транзисторов на квадратный миллиметр (MTr/мм²), что эквивалентно 236,17 MTr/мм² процесса N2 компании TSMC.
Эти данные показывают, что процесс 2HP компании Rapidus находится на том же уровне, что и процесс N2 TSMC, с точки зрения логической плотности, а в некоторых аспектах даже имеет преимущества.
Для сравнения, логическая плотность процесса Intel 18A составляет 184,21 MTr/мм², что значительно ниже уровней Rapidus и TSMC.
В процессе 2HP Rapidus используется библиотека ячеек высокой плотности (HD) с высотой ячеек 138 единиц на основе шага G45, которая предназначена для достижения максимальной логической плотности.
Intel уделяет больше внимания соотношению производительности и энергопотребления, поэтому более высокая плотность не является ее основной целью, особенно процесс 18А предназначен в основном для внутреннего использования.
Кроме того, Rapidus использует монолитную технологию предварительной обработки, которая может сосредоточиться на корректировке ограниченных объемов производства и расширении улучшений конечного продукта. Rapidus планирует предоставить клиентам комплект для проектирования 2-нм процесса в первом квартале 2026 года.