По сообщениям,Компания Samsung Electronics впервые в мире успешно создала рабочую пластину DRAM на основе архитектуры 4F², преодолев предел физической усадки, с которым уже давно сталкивается традиционная планарная DRAM.Сообщается, что в феврале этого года компания Samsung впервые публично продемонстрировала этот прототип 16 ГБ DRAM, интегрирующий архитектуру 4F², на конференции ISSCC 2026.
Компания Samsung завершила производство пластин с использованием процесса 10a в марте и подтвердила нормальную работу пластины посредством тестирования характеристик. Это достижение является первой в мире практикой интеграции структуры ячеек 4F² и процесса транзисторов с вертикальным каналом (VCT).
Технически архитектура 4F² уменьшает единичную площадь традиционной DRAM с 6F² до квадратной структуры 2F×2F, что теоретически может увеличить емкость на единицу площади на 30–50 %, принимая во внимание преимущества скорости и энергопотребления.
Чтобы добиться такой структуры, компания Samsung внедрила технологию VCT, позволяющую вертикально расположить транзисторный канал и увеличить длину канала в пределах ограниченной площади кристалла, эффективно устраняя эффект короткого канала и проблемы утечки, с которыми сталкиваются традиционные планарные транзисторы во время масштабирования.
С другой стороны, Samsung использует технологию гибридного соединения медных пластин между пластинами для изготовления массивов ячеек памяти и периферийных схем отдельно на разных пластинах, а затем складывает их вертикально для достижения сверхвысокой плотности соединения.
Материал канала также был изменен с традиционного кремния на оксид индия-галлия-цинка (IGZO) для подавления тока утечки в термоусадочных элементах.
В будущем чипы DRAM одного размера можно будет упаковать в большее количество блоков. Ожидается, что терминальные устройства, такие как тонкие и легкие ноутбуки и смартфоны, будут иметь больший объем памяти и более высокую пропускную способность данных при небольших размерах и низком энергопотреблении.
Samsung запланировала для этого четкий план — завершить разработку 10a DRAM в 2026 году, провести тестирование качества в 2027 году и перейти к массовому производству в 2028 году.
SK Hynix планирует внедрить 4F²+VCT на узле 10b, в то время как Micron сохраняет существующий маршрут проектирования. Китайские производители напрямую используют 3D DRAM из-за ограничений EUV.