Аннотация:
IBM и Siemens объявили о совместных исследованиях по развитию транзисторной архитектуры NanoStack, анонсированной IBM в этом году, с упором на разработку инструментов и процессов, необходимых для проектирования, моделирования и производства микросхем следующего поколения. IBM отвечает за технологию полупроводниковых устройств, а Siemens предоставит возможности в области автоматизации электронного проектирования, моделирования процессов, оптимизации литографии и передового производственного программного обеспечения. Обе стороны планируют создавать более сложные виртуальные модели для моделирования производительности, оптимизации конструкции и выявления проблем обработки перед фактическим производством чипов.
Основная идея NanoStack состоит в том, чтобы заменить транзисторы, которые традиционно располагаются рядом, в вертикальные стопки и расположить разные слои в шахматном порядке, чтобы преодолеть ограничение, связанное с продолжением сокращения расстояния между транзисторами в двухмерной плоскости. IBM заявила, что новая архитектура может использовать различные комбинации материалов для каждого слоя для оптимизации производительности транзисторов и энергопотребления соответственно; размещая транзисторы N-типа и P-типа друг на друге, проектировщики также могут более гибко выбирать материалы и методы подключения. IBM описывает его как первую в отрасли известную конструкцию трехмерного транзистора на основе нанолистов.
В июне этого года IBM объявила о результатах своих исследований в области 7-нанометровой (0,7-нанометровой) технологии, заявив, что почти 100 миллиардов транзисторов могут быть интегрированы в чип размером с ноготь, плотность которого примерно вдвое превышает плотность 2-нанометрового чипа. «0,7 нанометра» относится к названию технологического узла, а не к фактическому размеру каждого транзистора в чипе. Результаты документа, опубликованные IBM, показывают, что по сравнению с 2-нанометровым узлом новая технология может обеспечить максимальное повышение производительности примерно на 50% или снизить потребление энергии примерно на 70% при эквивалентной производительности; другие исследования показывают, что архитектура NanoStack может уменьшить площадь SRAM примерно на 40%. Эти цифры относятся к расчетам и прогнозам исследовательских технологий IBM, а не к фактически измеренным характеристикам продуктов массового производства.
Ранее IBM заявляла, что исследовательская группа подтвердила возможность реального производства и вычислений структуры NanoStack с помощью таких экспериментов, как сверхтонкое диэлектрическое соединение, двухканальная разработка и нормально переключающиеся CMOS-инверторы. Однако переход от лабораторных образцов к массовому производству по-прежнему требует решения таких проблем, как соединение и выравнивание пластин, межслойное рассеивание тепла, микропроводка, источник питания на задней стороне и трехмерный контроль. IBM заявила, что может перейти к стадии производства уже в ближайшие пять лет, но в этом объявлении о сотрудничестве с Siemens не были объявлены конкретные сроки разработки, объем инвестиций или заказчики коммерческого массового производства.
Целью этого сотрудничества является создание цепочки инструментов, которая позволит проектировать, моделировать и производить сложные трехмерные транзисторы, а не объявлять о запуске в производство новых чипов. IBM и Siemens надеются совместно оптимизировать физику устройств, программное обеспечение для проектирования микросхем и производственные процессы, чтобы заложить основу для последующих поколений NanoStack, а также технологических исследований и разработок за пределами 7-нанометрового узла.
Комментарии