В чем разница между технологией упаковки чипов на плате (CoWoP), которая в последнее время активно рекламируется на рынке, и существующей упаковкой CoWoS? Каково влияние на цепочку поставок? Каковы перспективы коммерциализации? 5 августа, по сообщению Zhuifeng Trading Desk, компания JPMorgan Chase в своем последнем исследовательском отчете заявила, что Nvidia изучает революционную технологию упаковки чипов CoWoP (Chip-on-Wafer-on-PCB), которая, как ожидается, заменит существующее упаковочное решение CoWoS.
JP Morgan отметил, что это технологическое изменение будет использовать передовую технологию печатных плат (печатных плат) высокой плотности для удаления слоя подложки ABF в корпусе CoWoS и прямого подключения промежуточного слоя к печатной плате.
Банк также подробно проанализировал влияние технологии «CoWoP» на цепочку поставок в исследовательском отчете, полагая, что это явно негативная новость для производителей подложек ABF, но это большая возможность для производителей печатных плат.
Хотя аналитики JPMorgan Chase считают, что вероятность коммерциализации этой технологии в среднесрочной перспективе невелика, в основном из-за многочисленных технических проблем, банк подчеркнул в исследовательском отчете:
Анализ технических принципов CoWoP, преимуществ и недостатков
Согласно исследовательскому отчету, CoWoP представляет собой технологический путь «чип на пластине на печатной плате». После завершения этапа изготовления переходника «чип-пластина» промежуточный элемент (чипом сверху) монтируется непосредственно на печатную плату (также известную как печатная плата платформы), а не привязывается к подложке ABF, как в процессе CoWoS.
Потенциальные преимущества этой технологии включают в себя:
Однако в JPMorgan считают, что с этой технологией существуют ключевые проблемы. В настоящее время только Apple использует технологию печатных плат mSAP или SLP, но размер ее шага больше, а площадь печатной платы меньше, поэтому масштабирование этой технологии на большие графические процессоры с более высокой пропускной способностью по току остается технической и эксплуатационной проблемой.
Влияние на цепочку поставок: значительное негативное влияние на подложки ИС, большие возможности для производителей печатных плат
В отчете об исследовании JPMorgan Chase заявила, что это явно негативная новость для производителей подложек ABF, поскольку добавленная стоимость подложки может быть значительно снижена или полностью устранена, а более сложная и тонкая маршрутизация сигналов будет передана на уровень RDL (промежуточный уровень), в то время как уровень высокопроизводительной печатной платы предполагает этап внутрикорпусной маршрутизации.
JPMorgan Chase считает, что для производителей печатных плат открываются большие возможности, связанные с высокой скоростью. В отчете об исследовании говорится:
Таким образом, банк считает, что компании с расширенными возможностями mSAP и глубокими знаниями процессов подложки/упаковки будут иметь преимущество.
Вероятность коммерциализации в среднесрочной перспективе низка, что не помешает Nvidia продолжать укреплять свое инновационное лидерство.
Аналитики JP Morgan полагают, что из-за множества технических проблем вероятность коммерциализации CoWoP в среднесрочной перспективе все еще низка.
Исторически сложилось так, что большее количество операций ввода-вывода и более мелкие размеры линий/пространства (до 5 микрон для CoWoS-L и ~ 10 микрон для CoWoS-S) требовали перехода на подложки ABF. Ожидается, что для ускорителей искусственного интеллекта даже подложки ABF выйдут из строя после размеров 5/5 строк/пространств.
Даже если технология печатных плат использует mSAP, в настоящее время она может обеспечить ширину линий/пространств только 20–30 микрон, что по-прежнему оставляет большой разрыв по сравнению с ожидаемой производительностью.
Согласно предыдущим новостям от Zhuifeng Trading Desk, Morgan Stanley также заявил, что текущая длина печатной платы с высокой плотностью межсоединений (HDI) составляет 40/50 микрон, и даже печатная плата, подобная подложке (SLP), используемая для материнских плат iPhone, достигает только 20/35 микрон. Существуют значительные технические трудности с уменьшением L/S печатной платы с 20/35 микрон до менее 10/10 микрон.
Кроме того, в JPMorgan Chase считают, что определенная на данный момент дорожная карта Nvidia (развитие в сторону CoWoS-L, CoPoS, использование сокетов GPU в Cordelia Board) также весьма противоречит новому направлению, которое преследует CoWoP.
Исследования цепочки поставок показывают, что игроки экосистемы упаковки с высокой добавленной стоимостью (такие как TSMC) не принимают активного участия и в основном сосредоточены среди производителей печатных плат и конкретных производителей OSAT, что снижает возможность коммерциализации.
Однако JPMorgan Chase отметил, что независимо от того, будет ли CoWoP успешно производиться массово, Nvidia продолжит лидировать в инновациях в инфраструктуре искусственного интеллекта для центров обработки данных, используя подход на уровне системы.
В JPMorgan Chase заявили, что эти непрерывные инновационные возможности, как ожидается, позволят Nvidia сохранить лидирующие позиции в области графических процессоров в ближайшие несколько лет и занять доминирующее положение в конкуренции с ASIC.