Аннотация:
Архитектура микросхем Logic Folding, предложенная Huawei в последние годы, вновь привлекла внимание полупроводниковой промышленности. Данные, ранее опубликованные Huawei, показывают, что за счет реорганизации внутренних логических схем чипа и проведения вертикальной трехмерной компоновки можно значительно сократить путь передачи сигнала и значительно сократить количество буферов, необходимых для тактовой сети. Однако эксперты полупроводниковой отрасли отмечают, что хотя такая архитектура и позволяет снизить некоторые затраты на передачу сигнала, она не может принципиально решить сложнейшую проблему рассеивания тепла 3D-чипов, и это также может стать серьезным препятствием для дальнейшего расширения ее масштабов.
Logic Folding — это метод проектирования микросхем, предложенный компанией Huawei в контексте ограничений на передовые полупроводниковые технологии в США. Основная идея состоит не в том, чтобы просто полагаться на более совершенные процессы фотолитографии для уменьшения размеров транзисторов, а в том, чтобы сократить расстояние распространения сигналов внутри чипа путем перестановки логических блоков внутри чипа и перемещения схем, которые изначально были в основном распределены в двухмерной плоскости, в вертикальное направление.
Эта идея основана на «Законе масштабирования Тау», предложенном Huawei. Традиционный закон Мура в основном фокусируется на размере и количестве транзисторов, в то время как Tau Scaling, предложенный Huawei, уделяет больше внимания времени распространения сигнала и расстоянию внутренних соединений чипа, надеясь улучшить производительность и энергоэффективность за счет сокращения пути передачи данных.
В тестовых данных, опубликованных Huawei, Logic Folding может значительно сократить некоторые критические логические пути. Среди них тактовая сеть является одной из ключевых целей оптимизации. Поскольку современные высокопроизводительные процессоры содержат огромное количество логических блоков, тактовые сигналы должны распространяться в различные области кристалла через сложные деревья тактовой частоты, а для обеспечения качества сигнала необходимо развернуть большое количество тактовых буферов.
Данные Huawei показывают, что после реорганизации связанных цепей с помощью Logic Folding количество тактовых буферов в модуле обработки может быть уменьшено примерно с 43 600 до 19 000, то есть сокращение более чем на 50%.
В то же время длину соответствующей проводки часов также можно значительно сократить. Согласно данным, опубликованным Huawei, критический путь в некоторых конструкциях может быть сокращен до 70%, а общий путь сигнала может быть сокращен в среднем примерно на 20%.
Принцип, лежащий в основе этого, не сложен. Чем длиннее сигнальные линии внутри чипа, тем больше паразитное сопротивление и емкость и тем больше энергии требуется для управления этими линиями. Сокращая расстояние распространения сигнала, можно уменьшить емкостную нагрузку, создаваемую межсоединением, тем самым снижая динамическое энергопотребление.
Сети синхронизации особенно подходят для этой оптимизации, поскольку сигналы синхронизации должны непрерывно распространяться по всему чипу. Даже если процессор не выполняет много реальных вычислений, дерево тактовой частоты все равно может потреблять значительную мощность. Следовательно, если можно уменьшить количество тактовых буферов и соответствующую длину проводов, можно добиться определенного прироста мощности без изменения процесса производства транзисторов.
Это также одна из важных причин, почему Huawei считает, что Logic Folding может преодолеть узкое место масштабирования традиционных чипов. По сравнению с использованием исключительно передовой технологии фотолитографии, изменение внутренней структуры чипа теоретически может продолжать улучшать производительность и энергоэффективность на основе существующего производственного процесса.
Но проблема в том, что чип имеет не только двумерную область. Когда большое количество мощных логических схем уложено вертикально, плотность мощности на единицу объема чипа быстро увеличивается. Основной путь рассеивания тепла традиционных двумерных чипов заключается в передаче тепла от поверхности кремниевого чипа к радиатору. В трехмерных чипах внутренний логический слой находится дальше от внешней структуры рассеивания тепла, и выделяемое тепло рассеивать труднее. Это также одна из самых больших проблем экспертов по полупроводникам в отношении Logic Folding.
Если два или более мощных логических слоя сложены вместе, тепло, выделяемое на единицу объема, все равно может значительно увеличиться, даже если общее энергопотребление всего чипа уменьшится. В частности, если модули с высоким энергопотреблением, такие как ядра ЦП, вычислительные блоки графического процессора и NPU, расположены в перекрывающихся положениях, они образуют очень очевидные локальные горячие точки.
Если температура горячей точки становится слишком высокой, чип должен снизить рабочее напряжение, уменьшить частоту или даже активно ограничить производительность, в противном случае это может повлиять на срок службы транзистора и надежность чипа. Таким образом, теоретический прирост производительности в конечном итоге может быть сведен на нет температурными ограничениями.
Сама компания Huawei признала, что рассеивание тепла является одной из основных проблем для дальнейшего развития Logic Folding. По мере увеличения количества слоев, расположенных друг над другом, традиционный метод пассивного охлаждения, основанный на использовании металлических материалов для отвода тепла к поверхности чипа, будет становиться все труднее удовлетворять спрос.
Huawei в настоящее время изучает решения, включающие алмазные слои рассеивания тепла и каналы микрожидкостного охлаждения, надеясь создать более эффективный путь теплопроводности на верхней и нижней поверхностях чипа. Соответствующие планы исследований даже предусматривают добавление микронных каналов жидкостного охлаждения внутри чипа или в структуру упаковки для непосредственного отвода тепла, выделяемого внутри.
Но это приводит к новым производственным сложностям. Трехмерная укладка — это не просто склеивание двух фишек друг над другом. Достижение высокоскоростной связи между различными слоями требует очень высокой плотности вертикальных межсоединений, а также решения таких проблем, как соединение пластин, термическое напряжение, предел текучести и температурные ограничения во время производства.
Недавние разборки чипов нового поколения Huawei подтвердили, что в Logic Folding действительно используются два вертикально расположенных слоя чипов, соединенных гибридным соединением медь-медь. В соответствующей структуре имеется большое количество вертикальных каналов межсоединений, и два слоя микросхем совместно несут ЦП, графический процессор, NPU и другие функциональные модули.
Эта структура может значительно сократить путь прохождения сигнала, что также является основой для логического свертывания для снижения некоторого энергопотребления при межсоединении. Но «путь сигнала короче» и «чип легче рассеивает тепло» — это две совершенно разные проблемы.
На самом деле, это может быть противоречие, с которым Logic Folding приходится сталкиваться больше всего при конкуренции с традиционными передовыми процессами. Использование более совершенных процессов фотолитографии для сжатия транзисторов может увеличить плотность транзисторов, одновременно уменьшая некоторую емкость и рабочее напряжение, в то время как Logic Folding еще больше увеличивает плотность за счет пространственной перестановки. Хотя последний способ может обойти некоторые ограничения процесса фотолитографии, он также будет концентрировать все больше и больше нагревательных элементов в ограниченном трехмерном пространстве.
Вот почему некоторые отраслевые эксперты полагают, что Logic Folding в настоящее время больше похож на «компенсационный технологический маршрут», а не на полную замену передовых процессов фотолитографии.
Данные, опубликованные в настоящее время Huawei, показывают, что новая архитектура может снизить энергопотребление некоторых модулей при одновременном увеличении плотности транзисторов и рабочей частоты. Однако вопрос о том, можно ли и дальше сохранять эти преимущества при более высокой производительности, большем масштабе и большем количестве слоев стекирования, все еще требует большего количества реальных продуктов и независимого тестирования для проверки.
Особенно стоит отметить, что такие компании, как Apple и Qualcomm, в настоящее время не придерживаются того же пути проектирования, что и Logic Folding. Apple, Intel, Qualcomm и другие передовые производители чипов также активно исследуют 3D-упаковку и стекирование микросхем, но обычно они используют кристаллы, 3D-кэш и гибридное соединение для размещения различных функциональных модулей на независимых чипах, а затем объединяют их с помощью передовой технологии упаковки.
Важным преимуществом такого подхода является то, что он позволяет более гибко распределять энергопотребление и тепловыделение на разных слоях чипа. Например, мощная вычислительная логика может быть размещена в месте, где легче рассеивать тепло, а модули с низким энергопотреблением, такие как кэш и ввод-вывод, могут быть размещены на других уровнях.
Huawei Logic Folding еще больше изменила логическую схему самого чипа, еще больше расширив традиционную двумерную логическую схему в вертикальном направлении. Таким образом, он может получить более короткое внутреннее расстояние между соединениями, но при этом выдерживает большее давление управления температурой.
Однако это не означает, что Apple и Qualcomm не заинтересованы в Logic Folding. Напротив, поскольку 3D-интеграция становится важным будущим направлением полупроводниковой промышленности, концепции логического вертикального проектирования, межсоединений сверхвысокой плотности и сокращения пути прохождения сигнала, используемые в Logic Folding, сами по себе имеют определенную техническую ценность.
Настоящий вопрос – это экономика и реальные выгоды. Для Apple и Qualcomm, которые могут использовать самые передовые технологии TSMC, если более высокая производительность транзисторов и энергоэффективность могут быть достигнуты с помощью усовершенствованной литографии, то дополнительная сложность конструкции, производственные затраты и проблемы с рассеиванием тепла для достижения логического сгибания могут быть недостаточно привлекательными.
Для Huawei, которая ограничена передовым литографическим оборудованием, ситуация совершенно иная. Повышение фактической эффективности использования существующих производственных процессов за счет архитектурных инноваций может продолжать улучшать производительность чипов без свободного доступа к самому современному оборудованию EUV. Таким образом, Logic Folding имеет очень очевидную стратегическую ценность.
В настоящее время компания Huawei продвинула Logic Folding от документов и демонстрации технологий до стадии коммерческого чипа, а новое поколение процессоров Kirin внедрило соответствующие технологии. Это означает, что следующие несколько лет станут критическим периодом для проверки истинной ценности этой архитектуры.
Если Huawei сможет решить такие проблемы, как рассеивание тепла, производительность производства и инструменты EDA, а также расширить Logic Folding до большего количества слоев стекирования, сохраняя при этом надежность и контроль затрат, тогда эта технология действительно может стать важным путем масштабирования чипов, выходящим за рамки традиционного закона Мура.
Но если плотность тепла быстро растет по мере увеличения количества сложенных слоев, что в конечном итоге вынуждает чип снизить частоту и энергопотребление, то теоретические преимущества, полученные с помощью Logic Folding за счет увеличения плотности трехмерных транзисторов, могут быть частично или даже значительно нивелированы проблемами рассеивания тепла.
Поэтому наиболее точная оценка Logic Folding в настоящее время заключается не в том, что она преодолела передовые процессы и не имеет практической ценности, а в том, что она представляет собой очень значимое архитектурное исследование. Компания Huawei доказала, что, изменив внутреннюю пространственную компоновку чипа, можно значительно сократить путь прохождения сигнала и снизить некоторые издержки межсоединения; что действительно определит верхний предел этой технологии, так это то, как превратить эти теоретические преимущества в устойчивое улучшение производительности, одновременно решая проблемы рассеивания тепла и производства, вызванные трехмерным штабелированием.
Комментарии