Ассоциация твердотельных технологий JEDEC недавно объявила, что ее комитеты JC-40 и JC-45, ответственные за разработку стандартов логики и модулей DRAM, сделали ряд важных разработок в области DDR5 MRDIMM (модули памяти мультиплексного ранга), включая официальный выпуск нового поколения стандартов буфера данных мультиплексного ранга DDR5, продвижение разработки стандартов драйверов регистров тактового регистра мультиплексированного ранга и ускоренное улучшение DDR5 MRDIMM Gen 2 и Дорожные карты Gen 3 для более высокой пропускной способности.
Среди опубликованных стандартов JEDEC официально анонсировала спецификацию JESD82-552 «DDR5MDB02 Multiplexed Rank Data Buffer», которая открыта для скачивания на официальном сайте. Этот стандарт определяет новое поколение функциональной конструкции буферизации данных для архитектуры DIMM мультиплексного ранга, направленной на поддержание стабильных и надежных рабочих характеристик даже при продолжающемся увеличении пропускной способности модуля. Благодаря внедрению более совершенной логики буферизации и управления на пути данных решение DDR5 MDB обеспечивает более высокую масштабируемость и гарантию качества сигнала для высокопроизводительных подсистем памяти.
Предстоящий стандарт JESD82-542 «DDR5MRCD02 Multiplexal Rank Clock Register Driver» также вступил в заключительную стадию и, как ожидается, будет официально анонсирован в ближайшее время. Этот стандарт ориентирован на модули DDR5 MRDIMM и ориентирован на усиление возможностей управления целостностью и синхронизацией тактовых и управляющих сигналов для соответствия спецификациям буферизации данных в JESD82-552, а также на дальнейшее повышение надежности продуктов MRDIMM в высокочастотных сценариях и сценариях с высокой пропускной способностью.
Что касается дорожной карты спецификации модулей, комитет JC-45 активизирует свои усилия по завершению разработки стандарта MRDIMM Gen 2. Цель состоит в том, чтобы обеспечить постоянное увеличение пропускной способности вычислительных платформ нового поколения, принимая во внимание требования к энергоэффективности и эффективности системы на общем уровне машины. В то же время комитет также продвигает дизайн оригинальной печатной платы DDR5 MRDIMM Gen 2 второго поколения. Целевая скорость передачи данных для этой пакетной конструкции составляет 12 800 МТ/с, что отражает надежду JEDEC обеспечить более высокие скорости передачи данных и масштабируемые решения для памяти для сценариев приложений с интенсивным использованием данных посредством работы по стандартизации. В то время как разработка стандарта Gen 2 близка к завершению, JC-45 также начал планирование стандарта MRDIMM Gen 3, а соответствующая базовая логика интерфейса памяти также близка к стадии завершения.
JEDEC также проведет в Сан-Хосе в мае этого года специальные форумы по областям мобильных/клиентских/периферийных и серверных/облачных вычислений/ИИ для проведения углубленных обсуждений стандартов памяти следующего поколения и проектирования систем, включая DDR5. Участники получат возможность узнать о последних разработках спецификаций и тенденциях отраслевого применения передовых технологий, таких как MRDIMM. Соответствующая программа и информация о регистрации опубликованы на официальном сайте JEDEC.
Миан Куддус, председатель комитета JEDEC JC-45 и председатель совета директоров ассоциации, сказал, что эта серия скоординированных работ по стандартизации отражает продолжающуюся роль JEDEC как отраслевого «организатора» в области стандартов высокопроизводительной памяти. Создавая совместимые унифицированные спецификации, он может удовлетворить растущие требования к производительности и пропускной способности искусственного интеллекта, облачных вычислений и рабочих нагрузок корпоративного уровня на подсистемах памяти. Источник: официальный пресс-релиз JEDEC.